Jump to content
東芝は世界有数のSoCサプライヤです。同社は現在、90ナノメータに至るまでのカスタムSoCソリューションを提供しており、2005年には65ナノメータの製造予定を発表しています。東芝の強みは、顧客とのパートナーシップをサポートするために、日本と北米の双方でエンジニアを使ってマニュファクチャビリティを実現させるところにあります。東芝のシリコン開発におけるステップ・バイ・ステップ・メソドロジにより、多くのマニュファクチャビリティを実現するアプローチを可能にします。同社の現在のテクノロジ・ノードはすべて、大規模組込みDRAMコアに対応することができます。また、広範囲にわたる高性能SERDESやその他ミックスド・シグナルIPコアと同様、ARMやMIPSを内蔵する組込みマイクロプロセッサ・コアもサポートします。
東芝は、従来のネットリスト・レベルASICハンドオフから、RTLインタフェースを通じて、SoCMosaicTMカスタム・チップと呼ばれるソフトIPプラットフォーム・デザイン・メソドロジまで、様々なレベルの設計者による、柔軟な同社のカスタムSoCビジネスへのアプローチを提供しています。SoCMosaicカスタム・チップを使用して、東芝は新しいカスタムSoCをシリコンで妥協することなく市場に投入するために必要なリスクや時間を削減するシステムを構築するために、ソケッタイズド・メソッドを利用します。
注記:1) 全シリーズに、性能/電源を最適化するための３つのレベルのVhtミックス、マッチ・ライブラリが搭載されています。 2) 全シリーズに、DRAMコア機能が搭載されています。
マグマ社のEDAソリューションは、東芝の設計ツールの不可欠要素になっています。ASIC設計者は、以下のマグマ社ツールを使用して設計をハンドオフすることができます。
RTL設計からフィジカル設計までの東芝のデザイン・メソドロジは、スピード重視の設計に特有のタイミング・クロージャ問題に対応しています。階層フィジカル・インプリメンテーションにもっとも重要なフロアプランニングの品質は、タイミング・クロージャに直接影響を及ぼします。デザイン・プランニングは、正確なタイミング見積もりを行うためにタイミング・ドリブン配置や最適化、トライアル配線、IPOを同時に行いながら、論理合成やフィジカル・デザインに密接にリンクしています。したがって、論理設計者は、明確かつ早期にチップ構造と性能の両方を最終的な配置配線を行う前に確認することができます。また、不要な設計のイタレーションを回避し、ひいては迅速な開発期間を実現します。
ディープ・サブミクロン・ジオメトリに対して、東芝のSoCデザイン・メソドロジは、ブロック、トップレベル・フィジカル・デザイン双方に対応したシグナル・インテグリティ解析、修復および回避機能を内蔵しています。
TAEC社のAPEXデザイン・システムは、実績あるマグマ社と東芝の内製ツールやライブラリを統合し、高性能、マルチミリオン・ゲート、SoC ASICの予測可能かつ強固な設計環境を実現するデザイン・キットです。
契約プロセスに関するより詳細に関しては、マグマ社あるいはToshiba America社のサポート・チームへご連絡ください。